4つのNチャネルMOSFETを使用したHブリッジインバータ回路

次の投稿では、4つのnチャネルMOSFETを使用したHブリッジ修正正弦波インバータ回路について説明します。回路の機能についてもっと学びましょう。

Hブリッジのコンセプト

さまざまなインバーターの類型の中で、Hブリッジが最も効率的なものであることは誰もが知っています。これは、センタータップ変圧器を使用する必要がなく、2線式の変圧器を使用できるためです。 4つのNチャネルMOSFETが関与している場合、結果はさらに良くなります。

Hブリッジに接続された2線式トランスを使用すると、関連する巻線が逆順方向にプッシュプル発振を通過できるようになります。ここで達成可能な電流ゲインが通常のセンタータップタイプのトポロジよりも高くなるため、これにより効率が向上します。

ただし、より良いものを入手または実装するのは決して簡単ではありません。同一タイプのMOSFETがHブリッジネットワークに関与している場合、それらを効率的に駆動することが大きな問題になります。これは主に次の事実によるものです。

ご存知のとおり、Hブリッジトポロジには、指定された操作用に4つのMOSFETが組み込まれています。 4つすべてがNチャネルタイプであるため、上部MOSFETまたはハイサイドMOSFETの駆動が問題になります。

これは、導通中に、ソース端子に負荷抵抗が存在するため、上部MOSFETがソース端子で供給電圧とほぼ同じレベルの電位を経験するためです。

つまり、上部のMOSFETは、動作中にゲートとソースで同様の電圧レベルに遭遇します。

仕様によると、効率的な導通のためには電源電圧をグランド電位に近づける必要があるため、状況によって特定のMOSFETの導通が即座に妨げられ、回路全体がストールします。

上部MOSFETを効率的に切り替えるには、使用可能な電源電圧より少なくとも6V高いゲート電圧を印加する必要があります。

つまり、供給電圧が12Vの場合、ハイサイドMOSFETのゲートに少なくとも18〜20Vが必要になります。

インバーターに4つのNチャネルMOSFETを使用

4 nチャネルMOSFETを備えた提案されたHブリッジインバータ回路は、ハイサイドMOSFETを動作させるためのより高い電圧のブートストラップネットワークを導入することによってこの問題を克服しようとします。

IC 4049からのN1、N2、N3、N4 NOTゲートは、電圧ダブラ回路として配置され、利用可能な12V電源から約20ボルトを生成します。

この電圧は、2つのNPNトランジスタを介してハイサイドMOSFETに印加されます。

ローサイドMOSFETは、それぞれのソースから直接ゲート電圧を受け取ります。

発振（トーテムポール）周波数は、標準のディケードカウンターICであるIC4017から導出されます。

IC 4017は、指定された10個の出力ピン間でシーケンスハイ出力を生成することがわかっています。シーケンスロジックは、あるピンから別のピンにジャンプすると、その後シャットダウンします。

ここでは、ICが出力ピンの誤ったスイッチングを生成する可能性がないように、10個の出力すべてが使用されています。

MOSFETに供給される3つの出力のグループは、パルス幅を妥当な寸法に保ちます。この機能は、MOSFETに供給されるパルス幅を微調整する機能もユーザーに提供します。

それぞれのMOSFETへの出力数を減らすことにより、パルス幅を効果的に減らすことができ、その逆も可能です。

これは、RMSがここである程度調整可能であり、回路を変更された正弦波回路機能にすることを意味します。

IC 4017へのクロックは、ブートストラップ発振器ネットワーク自体から取得されます。

ブートストラップ回路の発振周波数は意図的に1kHzに固定されているため、IC4017の駆動にも適用でき、最終的には接続された4NチャネルHブリッジインバータ回路に約50Hzの出力を提供します。

提案された設計は、ここに示すように大幅に簡略化できます。

https://homemade-circuits.com/2013/05/full-bridge-1-kva-inverter-circuit.html

次の単純なフルブリッジまたはハーフブリッジ修正正弦波インバーターも私が開発しました。このアイデアには、Hブリッジ構成用の2Pチャネルと2nチャネルのMOSFETが組み込まれておらず、必要なすべての機能を完璧に効果的に実装しています。

IC4049のピン配列

インバータ回路を段階的に構成する方法

回路は基本的に3つの段階に分けることができます。オシレーターステージ、ドライバーステージ、フルブリッジMOSFET出力ステージ。

示されている回路図を見ると、アイデアは次の点で説明できます。

IC555であるIC1は、標準の非安定モードで配線され、必要なパルスまたは発振を生成します。

P1とC1の値は、生成される発振の周波数とデューティサイクルを決定します。

ディケードカウンター/ディバイダーIC4017であるIC2は、波形の最適化とフルブリッジステージの安全なトリガーの提供という2つの機能を実行します。

MOSFETに安全なトリガーを提供することは、IC2によって実行される最も重要な機能です。それがどのように実装されているかを学びましょう。

IC4017が機能するように設計されている方法

ご存知のとおり、入力ピン＃14に適用された各立ち上がりエッジクロックに応答したIC4017シーケンスの出力。

IC1からのパルスは、パルスが1つのピンから別のピンに次の順序でジャンプするようにシーケンスプロセスを開始します：3-2-4-7-1。つまり、各入力パルスの供給に応答して、IC4017の出力はピン＃3からピン＃1にハイになり、ピン＃14の入力が持続する限りサイクルが繰り返されます。

出力がピン＃1に達すると、ピン＃15を介してリセットされるため、ピン＃3からサイクルを繰り返すことができます。

ピン＃3がハイの瞬間、出力では何も導通しません。

上記のパルスがピン＃2にジャンプすると、ハイになり、T4がオンになります（NチャネルMOSFETは正の信号に応答します）。同時にトランジスタT1も導通し、コレクタがローになり、同時にT5がオンになります。 PチャネルMOSFETは、T1のコレクタで低信号に応答します。

T4とT5がオンの場合、電流は正の端子から関連するトランス巻線TR1を通って接地端子に流れます。これにより、TR1を流れる電流が一方向（右から左）に押し出されます。

次の瞬間に、このピン配列が空白であるため、パルスはピン＃2からピン＃4にジャンプします。

ただし、シーケンスがピン＃4からピン＃7にジャンプすると、T2はT1の機能を実行して繰り返しますが、逆方向になります。つまり、今回はT3とT6が、TR1の両端の電流を反対方向（左から右）に切り替えます。このサイクルにより、Hブリッジの機能が正常に完了します。

最後に、パルスは上記のピンからピン＃1にジャンプし、そこでピン＃3にリセットされ、サイクルが繰り返され続けます。

ピン＃4の空白スペースは、MOSFETを「シュートスルー」から完全に安全に保ち、複雑なMOSFETドライバーの必要性と関与を回避して、フルブリッジの100％完璧な機能を保証するため、最も重要です。

空白のピン配置は、図に示すように、必要な典型的な粗い修正正弦波の実装にも役立ちます。

IC4017のピン＃3からピン＃1へのパルスの転送は1サイクルを構成し、TR1の出力で必要な50Hzまたは60Hzサイクルを生成するには、50または60回繰り返す必要があります。

したがって、ピン配置の数に50を掛けると、4 x 50 = 200Hzになります。これは、IC2の入力またはIC1の出力で設定する必要のある周波数です。

周波数はP1の助けを借りて簡単に設定することができます。

提案されたフルブリッジ修正正弦波インバータ回路設計は、個々の好みに応じてさまざまな方法で修正できます。

IC1のマークスペース比はパルスの特徴に影響を及ぼしますか？....考えるべきこと。

回路図

パーツリスト

R2、R3、R4、R5 = 1K

R1、P1、C2 = 50Hzで計算する必要があります この555IC計算機を使用して

C2 = 10nF

T1、T2 = BC547

T3、T5 = IRF9540
T4、T6 = IRF540

IC1 = IC 555

IC2 = 4017

想定される波形