この記事では、フェライトコアブーストコンバーターといくつかのハーフブリッジMOSFETドライバー回路を使用した、リレーなしのソリッドステートスイッチモードメイン電圧スタビライザー回路について説明します。アイデアはマカンソニーバーナード氏によって要求されました。

技術仕様

最近私は見始めました家庭内でユーティリティ供給を調整するために使用する電圧安定装置、ユーティリティが低いときに電圧をブーストし、ユーティリティが高いときにステップダウンします。

180v、200v、220v、240v260vなどの多くのタップを備えた自動変圧器スタイルで巻かれた主変圧器（鉄心）を中心に構築されています。

リレーの助けを借りた制御回路は、出力用の右タップを選択します。私はあなたがこのデバイスに精通していると思います。

このデバイスの機能をSMPSで実装することを考え始めました。これには、リレーを使用せずに一定の220vacと50hzの安定した周波数を提供するという利点があります。

このメールにコンセプトのブロック図を添付しました。

そのルートを進むことに意味がある場合は、ご意見をお聞かせください。

それは本当に機能し、同じ目的を果たしますか？。

また、私は高電圧DC-DCコンバーターのセクションであなたの助けが必要になります。

よろしく
マカンソニーバーナード

デザイン

提案されているリレーなしのソリッドステートフェライトコアベースの主電源電圧安定回路は、次の図とその後の説明を参照することで理解できます。

RVCC = 1K.1ワット、CVCC = 0.1uF / 400V、CBOOT = 1uF / 400V

上の図は、2つの非絶縁型ブーストコンバータプロセッサステージを使用して、入力変動や過負荷に関係なく、安定した220Vまたは120V出力を実装するための実際の構成を示しています。

ここでは、2つのハーフブリッジドライバMOSFET ICが、設計全体の重要な要素になります。関連するICは、複雑な外部回路を必要とせずにハーフブリッジモードでMOSFETを駆動するために特別に設計された多用途のIRS2153です。

2つの同一のハーフブリッジドライバーステージが組み込まれていることがわかります。左側のドライバーはブーストドライバーステージとして使用され、右側はブースト電圧を外部電圧制御と組み合わせて50Hzまたは60Hzの正弦波出力に処理するように構成されています。回路。

ICは、トーテムポールトポロジを介して出力ピン配列全体で固定の50％デューティサイクルを生成するように内部でプログラムされています。これらのピン配列は、目的の変換を実装するためのパワーMOSFETに接続されています。 ICは、出力で必要な周波数を有効にするための内部発振器も備えています。周波数のレートは、外部に接続されたRt / Ctネットワークによって決定されます。

シャットダウン機能の使用

このICは、過電流、過電圧、または突然の壊滅的な状況が発生した場合に出力をストールするために使用できるシャットダウン機能も備えています。

thの詳細についてはですハーフブリッジドライバIC、参照することができます この記事へ：ハーフブリッジMOSFETドライバーIC IRS2153（1）D-ピン配置、アプリケーションノートの説明

これらのICからの出力は、接続されたデバイスの完全で安全な動作を保証する高度に洗練された内部ブートストラップとデッドタイム処理により、非常にバランスが取れています。

説明したSMPS主電源電圧安定回路では、左側のステージを使用して、主電源220V入力を整流することによって得られる310V入力から約400Vを生成します。

120V入力の場合、ステージは、示されているインダクタを介して約200Vを生成するように設定できます。

インダクタは、0.3mmのスーパーエナメル銅線の3本の平行（バイファイラー）ストランドを使用して、標準のEEコア/ボビンアセンブリに約400ターン巻き付けることができます。

周波数の選択

周波数は、Rt / Ctの値を正しく選択して、示されているインダクター全体で左側のブーストコンバーターステージで約70kHzの高周波が達成されるように設定する必要があります。

右側のドライバICは、図に示されているように、適切な整流とフィルタリングの後、ブーストコンバータからの上記の400VDCで動作するように配置されています。

ここで、RtとCtの値は、接続されたMOSFET出力全体で約50Hzまたは60Hz（国の仕様による）を取得するために選択されています。

ただし、右側のドライバステージからの出力は550Vに達する可能性があり、これは約220Vまたは120Vの目的の安全レベルに調整する必要があります。

このために、次の図に示すように、単純なオペアンプエラーアンプ構成が含まれています。

過電圧補正回路

上図に示すように、電圧補正ステージは、過電圧状態の検出に単純なオペアンプコンパレータを利用しています。

入力変動や過負荷に関係なく、設定レベルで永続的に安定した電圧を享受するために回路を一度だけ設定する必要がありますが、これらは設計の指定された許容限界を超えてはなりません。

図に示すように、エラーアンプへの電源は、ACを回路用のクリーンな低電流安定化12VDCに適切に整流した後の出力から得られます。

ピン＃2はICのセンサー入力として指定され、非反転ピン＃3はクランプツェナーダイオードネットワークを介して固定4.7Vを基準としています。

検出入力は回路の不安定なポイントから抽出され、ICの出力は右側のドライバICのCtピンに接続されます。

このピンはICのシャットダウンピンとして機能し、Vccの1/6を下回るローが発生するとすぐに、MOSFETへの出力フィードをブランクにして、プロシーディングを停止します。

オペアンプのピン＃2に関連付けられたプリセットは、出力メインACが使用可能な450Vまたは500V出力から220Vに、または250V出力から120Vに落ち着くように適切に調整されます。

ピン＃2がピン＃3に対してより高い電圧を経験している限り、出力をローに保ち続け、ドライバICにシャットダウンを指示しますが、「シャットダウン」は即座にオペアンプ入力を修正し、強制します。出力ロー信号を引き出すと、サイクルはピン＃2のプリセット設定によって決定される正確なレベルに出力を自己修正し続けます。

エラーアンプ回路はこの出力を安定させ続け、回路には入力ソース電圧と安定化電圧値の間にかなりの100％のマージンがあるという利点があるため、極端に低い電圧条件下でも、出力は固定された安定化電圧を負荷に提供します。電圧に関係なく、出力に不整合な負荷や過負荷が接続されている場合も同様です。

上記の設計の改善：

注意深く調査すると、上記の設計を大幅に変更および改善して、効率と出力品質を向上させることができます。

インダクタは実際には必要なく、取り外すことができます
電力が負荷に最適になるように、出力をフルブリッジ回路にアップグレードする必要があります
出力は純粋な正弦波である必要があり、上記の設計で予想されるような変更されたものではありません。

これらの機能はすべて、次のアップグレードされたバージョンのソリッドステートスタビライザー回路で考慮され、処理されています。

回路動作

IC1は、通常の非安定マルチバイブレータ発振回路のように機能し、R1の値を適切に変更することで周波数を調整できます。これにより、SPWM出力の「ピラー」または「チョッピング」の数が決まります。
ピン＃3のIC 1からの周波数は、PWMジェネレータとして配線されているIC2のピン＃2に供給されます。
この周波数は、IC2のピン＃6で三角波に変換され、IC2のピン＃5のサンプル電圧と比較されます。
IC2のピン＃5には、メインを12Vに適切に降圧した後、ブリッジ整流器から取得した100Hzの周波数のサンプル正弦波が印加されます。
これらの正弦波サンプルは、IC2のピン＃7三角波と比較され、IC2のピン＃3で比例して二次元化されたSPWMが得られます。
ここで、このSPWMのパルス幅は、ブリッジ整流器からのサンプル正弦波の振幅に依存します。言い換えると、AC主電源電圧が高いとSPWMが広くなり、AC主電源電圧が低いとSPWM幅が狭くなり、それに比例して狭くなります。
上記のSPWMは、BC547トランジスタによって反転され、フルブリッジドライバネットワークのローサイドMOSFETのゲートに適用されます。
これは、AC主電源レベルが低下すると、MOSFETゲートの応答が比例して広いSPWMの形になり、AC主電源電圧が増加すると、ゲートのSPWMが比例して劣化することを意味します。
上記のアプリケーションでは、入力ACメインが低下するたびに、Hブリッジネットワーク間に接続された負荷全体で比例した電圧降下が発生します。逆に、ACが危険レベルを超える傾向がある場合、負荷は比例した量の電圧降下を経験します。