BCDから7セグメントディスプレイデコーダー理論

ザ・ 7セグメントディスプレイ 電卓、デジタルカウンター、デジタル時計、測定器などのデジタルディスプレイで最も頻繁に使用されます。通常、LEDやLCDなどのディスプレイは、文字や数字の表示に使用されます。ただし、数字と文字の両方を表示するために7セグメントディスプレイが使用されます。これらのディスプレイは、デジタルの出力フェーズによって駆動されることがよくあります 集積回路 ディケードカウンターやラッチのようなものです。ただし、これらの出力は4ビットのタイプです。 BCD（2進化10進数） 、7セグメントディスプレイを直接操作するのには適していません。そのために、ディスプレイデコーダを使用して、BCDコードを7セグメントコードに変換することができます。通常、4つの入力ラインと7つの出力ラインがあります。この記事では、7セグメントディスプレイへのBCDの設計方法について説明します。 デコーダ回路 論理ゲートを使用します。

BCDから7セグメントディスプレイデコーダー理論

ザ・ デコーダ の必須コンポーネントです BCDから7セグメントデコーダー 。デコーダーは、主にBCDを同等の10進数に変換するために使用される組み合わせ論理回路に他なりません。これは、BCDから7セグメントデコーダーにすることができます。 A 組み合わせ論理回路 で構築することができます 論理ゲート これには、入力と出力が含まれます。この回路の出力は、主に入力の現在の状態にあります。この回路の最良の例は次のとおりです。 マルチプレクサ 、 デマルチプレクサ 、加算器、 減算器 、エンコーダー、デコーダーなど。

BCDから7セグメントディスプレイへ

回路設計と動作は、主に次の概念に依存します。 ブール代数 論理ゲートと同様に。 7セグメント LED表示回路 8つのLEDで構築できます。共通端子は、アノードまたはカソードのいずれかです。一般的なカソード7セグメントディスプレイには8ピンが含まれ、7ピンはaからgでマークされた入力ピンであり、8番目のピンは接地ピンです。

7セグメントディスプレイデコーダ回路へのBCDの設計

の設計 BCDから7セグメントディスプレイデコーダー 回路は主に4つのステップ、すなわち分析、真理値表の設計、 Kマップ 論理ゲートを使用して組み合わせ論理回路を設計します。

この回路設計の最初のステップは、共通カソードの7セグメントディスプレイの分析です。このディスプレイは、Hの形式の7つのLEDで構成できます。この回路の真理値表は、10進数ごとの入力の組み合わせによって設計できます。たとえば、10進数の「1」はbとcのブレンドを制御します。

2番目のステップは 真理値表のデザイン リストすることによって ディスプレイ 入力信号-7、同等の4桁の2進数と10進数。

デコーダーの真理値表の設計は、主にディスプレイの種類に依存します。すでに上で説明しました。つまり、一般的なカソードディスプレイの場合、セグメントを点滅させるにはデコーダ出力をハイにする必要があります。

共通のカソードディスプレイを備えたBCDから7セグメントへのデコーダの表形式を以下に示します。真理値表は、7つのセグメントのそれぞれに相当する7つのo / p列で構成されています。たとえば、aセグメントの列は、それが点灯するさまざまな配置を示しています。したがって、「a」セグメントは、0、2、3、5、6、7、8、9などの数字に対してエネルギッシュです。

上記の真理値表を使用することにより、すべての出力関数に対してブール式を記述できます。

a = F1（X、Y、Z、W）= ∑m（0、2、3、5、7、8、9）

b = F2（X、Y、Z、W）= ∑m（0、1、2、3、4、7、8、9）

c = F3（X、Y、Z、W）= ∑m（0、1、3、4、5、6、7、8、9）

d = F4（X、Y、Z、W）= ∑m（0、2、3、5、6、8）

e = F5（X、Y、Z、W）= ∑m（0、2、6、8）

f = F6（X、Y、Z、W）= ∑m（0、4、5、6、8、9）

g = F7（X、Y、Z、W）= ∑m（2、3、4、5、6、8、9）

この設計の3番目のステップは、主に K-map（カルノー図） すべての出力式に対して、またそれらを短縮して、すべての出力の入力ロジックの組み合わせを取得します。

カルノー図の簡略化

組み合わせ回路を計画するために、共通カソード7セグメントデコーダのkマップの簡略化を行うことができます。上記のK-mapの簡略化から、次のような出力方程式を得ることができます。

a = X + Z + YW + Y'W '

b = Y ’+ Z’W’ + ZW

c = Y + Z '+ W

d = Y’W ’+ ZW’ + YZ’W + Y’Z + X

e = Y’W ’+ ZW’

f = X + Z’W ’+ YZ’ + YW ’

g = X + YZ ’+ Y’Z + ZW’

この最後のステップは、上記のk-map方程式を使用した論理回路の設計です。組み合わせ回路は、A、B、C、Dの4つの入力と、a、b、c、d、e、f、gのようなディスプレイ上の出力を使用して構築できます。上記の論理回路の動作は、真理値表のみを使用して理解できます。すべてのi / psが小さなロジックに接続されたら。

7セグメントデコーダ回路へのBCD

次に、組み合わせ論理回路の出力は、「g」から送信まで、出力LEDのすべてを駆動します。そのため、「0」の数字が表示されます。同様に、入力スイッチの他のすべてのグループについても、同じプロセスが実行されます。

IC7447を使用したBCD7セグメントディスプレイ

基本的に、発光ダイオードは、CCコモンカソードとCAコモンアノードの2種類です。共通のカソードでは、8つのアノード端子すべてが1つのカソード端子のみを使用します。これはおなじみです。一方、共通のアノードでは、すべてのカソード端子でおなじみの端子はアノードタイプです。

IC7447を使用したBCD7セグメントディスプレイ

デコーダは、バイナリデータをn入力ラインから2n出力ラインに接続する一種の組み合わせ論理回路です。ザ・ IC7447 IC 7セグメントデコーダへのBCDです。このIC7447は 2進化10進数 入力のように、関連する7セグメントコードのように出力を提供します。

したがって、これはすべてBCDから7セグメントデコーダディスプレイに関するものです。以上のことから、最終的に、この回路は、CLKパルスを表示するためのタイマーやカウンターで変更可能であり、タイマー回路としても使用できると結論付けることができます。ここにあなたへの質問があります、カルノー図とは何ですか？